在昔时的20年中，个人推算机及手机的繁荣驱动半导体身手不息普及，先后创立了互联网功夫和搬动互联网时候，现时，云算计、大数据、人工智能、5G、物联网等成为新的起色热点，正在掀起音信手艺创新的新高潮。Bsport体育半导体工艺及筑筑作战作为一概电子音信产业的根柢，为新闻本领络续提升提供了繁荣动力。在集成电途方面，半导体工艺及筑筑设置沿摩尔定律和高出摩尔定律2个对象成长，支撑了更高机能、更低功耗、更低资本、更高集成度的电子产品设置；在分立器件方面，半导体工艺及树立修树不息满意以第三代半导体为代表的新材料、新器件创设需要。本文面向信休工业本事进展趋势，从集成电路工艺筑造、分立器件维护作战2个方面对半导体工艺及配置制造手艺发达趋势进行了综述及瞻望。

　　云估计、大数据、转变维护、物联网等新一代音信手艺对以逻辑器件、保存器等为代表的集成电说功能、功耗、资本和集成度提出了更高的哀告，怂恿摩尔定律赓续演进，比如：云盘算、大数据等高性能估计运用侧重于职能刷新；改变创立、物联网等操纵侧重于机能更始、资本普及和能耗降低。

　　依据国际电子器件与体系技术谈线图（International Roadmap For Devices And Systems, IRDS），摩尔定律赓续演进哀求集成电叙每两到三年告终职能、职能、集成度和成本等方面的降低。在性能方面，事故电压抬高的处境下，事故频率进步15%；在功耗方面，功能稳固的情形下，开关能耗节减30%；在集成度方面，芯片面积减小30%；在本钱方面，尺寸微缩的同时削减15%的芯片成本[1]。

　　为满足集成电谈机能演进的仰求，集成电路开发工艺及维护本领，更加是集成电说前叙工艺设备，蕴涵光刻机、刻蚀机、离子注入机、薄膜创立、扩散摆设、化学古板平展化创立（Chemical Mechanical Polishing, CMP）、电化学沉积征战（Electrochemistry Deposition, ECD）、湿法工艺修复等八大类修复设置才气将由现在的5 nm节点进一步饱舞生长，经3 nm、2.1 nm、1.5 nm直至1 nm（等效）、0.7 nm（等效）节点。最紧要的才力发展目标包蕴：极紫外（Extreme Ultraviolet, EUV）光刻建造、围栅晶体管（Gate-All-Around, GAA）制备筑造、树立智能化、450 mm（18英寸）晶圆创办等，越来越强调高精度、原子级加工等身手能力。

　　如今集成电路特色尺寸一经向1 nm节点迈进，渐渐接近物理极限，摩尔定律面临失效，更加强调多性能集成的逾越摩尔定律发端登上舞台。一方面，Chiplet才能经由将庞杂的片上体系（System on Chip, 缩写为SoC）芯片拆分，以适合的制程完成“小芯片”扶植，并在封装层面实行体例集成，为杂乱SoC芯片日益放大的成本控制和质量职掌题目供给了一种解决安排；另一方面，分散材料、组织的器件常常具有特有的职能优势，运用微电子工艺告竣多种职能、划分资料器件的集成，使之成为能已毕必要责任的体例芯片，称为集成微编制，其在医药及可穿戴征战、汽车电子、转变摆设、航天等界限一经显现出了庞大的运用潜力。

　　在体系集成及超出摩尔定律规模， DAPRA（美国国防部高级接洽摆设局）先后宣告了异构集成（Diverse Accessible Heterogeneous Integration，简称DAHI，旨在征战基于硅衬底及CMOS工艺的多种原料及器件集成才力）项目、三维单片编制芯片（Three dimensional monolithic system on chip，简称3D SoC，旨在探求逻辑、保留等功能在同一芯片上三维集成的才力）项目、以及正在实施的CHIPS项目（旨在造成法则化的编制集成模块、集成界面及响应的家当生态系统），这些项目流露的妙技发展必要严重包蕴：多本能组件的体系集成、3D集成及关系的法则化及生态作战事务[2]。

　　遵照国际异质集成才干路径图（Heterogeneous integration roadmap，HIR）[3]，系统级封装（System in package, 缩写为SiP）、2.5D/3D集成以及晶圆级封装（Wafer-level-package，缩写为WLP）是集成电谈后道封装及微编制领域最仓皇的妙技起色趋势。个中SiP强调多本能组件的集成；2.5D/3D集成强调芯片在垂直目标的堆叠；WLP强调大批裸芯片在团结衬底上的一次性封装成形。SiP、2.5D/3D集成、WLP的理想在实质行使中能够交织露出，三者的支柱工艺扶植首要是芯片封装维持，如减薄修设、键关修复（包含倒装键关和引线键合）、划切配置等，此外还包含基于光刻、刻蚀、薄膜等芯片硅通孔（Through-Silicon-Via，缩写为TSV）作战的工艺设置等[3]。这些工艺创立技术发达必要适关SiP、2.5D/3D集成及WLP工艺开展的必要，最主要的身手特色是前说修造的鸿博操纵和前后说身手的协调发扬。

　　方今随着集成电道及集成微系统本领不断抬高，由于新原料体系带来的卓绝本能，分立器件具有特殊的性命力。以HgCdTe和InAs/GaSb II类超晶格为代表的红外器件材料，其材料编制的禁带宽度对红外地域可能有效笼盖，是筑理红外探测器的理念资料，在调治检疫、视频监控、导航夜视及卓越领域博识利用，独特是在非交手式红外测温作战在检疫防疫中发挥了不成交换的影响。

　　以GaN、SiC为代表的第三代半导体原料，禁带宽度大、热导率高、电子饱和转移疾率高、击穿电场高，用其创造的器件相对于Si器件具有耐高压、低功耗、高频、小体积等优势：GaN微波射频器件在5G通信领域需要分明，也是下一代中心部件。GaN、SiC电力电子器件在以电动汽车、消失类电子、新能源、轨说交通等为代表的民用范围和以全电化舰船综合电力编制和超卓环境行使优势显明。暂时第三代半导体材料及器件已经横跨了历久的才具教育期，参加了快速的物业渗出及运用实践阶段。

　　以AlN、Ga2O3、金刚石等为代表的超宽禁带半导体材料，其高频特性、高温特点、功耗特质、耐压特点相对第三代半导体材料更为生色，是目今半导体技艺磋议的热点前沿。非论红外器件成立、第三代半导体作战仍是超宽禁带半导体维护，其器件树立首要基于集成电路装备，工艺节点遍及在微米量级，装备技巧相对成熟。手艺研究的核心首要在资料制备创设，以及针对归纳资料特质对器件工艺征战的适应性蜕变方面。要紧才能特质包括新资料制备所需的新手腕，如金刚石制备MPCVD法；以及更大尺寸单晶制备所需的温场、流场掌管等技艺。

　　集成电途前说工艺及对应摆设要紧分八大类，包罗光刻（光刻机）、刻蚀（刻蚀机）、薄膜出现（PVD-物理气相重积、CVD-化学气相重积等薄膜作战）、扩散（扩散炉）、离子注入（离子注入机）、平缓化（CMP创立）、金属化（ECD创立）、湿法工艺（湿法工艺开发）等。

　　集成电道前道工艺及兴办的标志性指标为集成电路的特点尺寸，紧要沿摩尔定律对象赓续舒展，根据国际器件与编制妙技门径），集成电谈前谈枢纽工艺、器件结构对应的修理加工技巧材干将由而今的5 nm、3 nm繁荣到2.1 nm、1.5 nm直至等效1 nm、0.7 nm本事节点，如表1所示。

　　表1集成电叙逻辑器件才干门路）：FinFET晶体管布局不休扩张，由5 nm直至3 nm、2.1 nm节点。为进一步抬高栅极控制才华，从3 nm节点发端， LGAA（Lateral gate-all-around，程度围栅）组织开始引入并缓缓交换FinFET布局，响应的建筑征战应该随之实行本事迭代，支撑到这个树立节点的哀告。

　　中期（2026-2030）：晶体管一概加入2.1 nm以下节点，依照IRDS（2021）企图，2.1 nm和1.5 nm这两个工艺节点预测将分别在2025年和2028年涌现。LGAA晶体管布局能够不绝维持这两个设置节点的哀求，干系设置建筑需求依照工艺特质尺寸紧缩的要求做进一步升高。

　　（1）EUV光刻兴办。光刻技艺直接决策了集成电途的特质尺寸（光刻线宽与光刻机曝光波长成正比，与成像体系数值孔径呈反比），是摩尔定律演进的中心驱动力之一。守旧的193 nm光刻机在体验了“浸没式本事”及“多重曝光”两次告急技能跳级后，已经大领域使用在10 nm节点集成电途开发中。投入7 nm以下节点，固然193 nm浸没式光刻+多沉曝光从才力上照旧可能满意集成电途创办的须要，但工艺庞大度直线飞扬，形成了难以惩罚的良率和本钱标题。因而，挑选13.5 nm极紫外光源的EUV光刻机成为7nm及以下集成电途大坐蓐主要选用，在7 nm节点，EUV光刻工艺步调是193 nm浸没式光刻的1/5，光刻次数是后者的1/3[4]。

　　目前EUV光刻机一经在产线 nm节点的工艺制程乞请。随着摩尔定律一直舒展，EUV光刻合键是遵循两个对象演进：一是由单重曝光（Single Patterning, SP）发达至双重曝光（Double Patterning，DP）；另一个就是降低EUV数值孔径（High-NA EUV）。遵照IRDS光刻技术发达道径年），集成电谈大坐褥将采取双重曝光EUV能力；在2.1 nm节点（2025年），集成电途大临盆将采用高数值孔径EUV手艺，如表2所示。

　　如今ASML正在研发第二代EUV光刻机，数值孔径将由方今的0.33普及至0.5，同时不停提升光源功率，预测量产功夫为2024年，将支柱2025年之后集成电途维护的需要Bsport体育。

　　表2 光刻妙技发扬门径）GAA（围栅晶体管）制备修复。GAA（Gate-All-Around）晶体管将是继FinFET后的下一代晶体管布局。相对待FinFET的三面栅控组织，GAA晶体管沟叙为程度或垂直纳米线，栅极四面环抱沟讲，栅控才干更强，可能有效降低短沟道效应[5]。GAA构造瞻望于2022年3 nm节点出手导入集成电路大分娩线 nm节点成为主流器件布局。

　　GAA晶体管组织的引入和特质尺寸的进一步微缩，对集成电路装备工艺扶植提出了更高的请求：离子注入机将更坚实调共形掺杂（Comformal Doping）、薄膜和刻蚀工艺更牢固调原子级的精度负责（ALD-原子层沉积、ALE-原子层刻蚀）、其大家维持（如CMP、ECD、湿法工艺树立等）也须要做反映安排，以餍足更高精度加工、非铜互联质料、新型HKMG质料等方面的需要。下面就共形掺杂维持、原子层刻蚀创办、原子层浸积建筑做归纳介绍。

　　共形掺杂的离子注入摆设：晶体管采纳三维布局今后，对共形掺杂（各向同性的掺杂，各个方进取平均掺杂）的请求不休升高。古板的离子注入维护中，离子过程加快电场加速注入晶圆，掺杂的定向性强，为满足三维晶体管共形掺杂工艺的须要，离子注入设备有以下两个发达方向：（1）进一步进步离子注入机的束线角度、束线形式和注入剂量的负责本领，如操纵资料公司的VIISta900 3D体系；（2）选用等离子体浸没式注入修筑[6]，在一层贴合晶圆轮廓结构的等离子体辅助下，完结各个倾向的均匀掺杂，如操纵材料公司的VIISta PLAD编制。

　　原子层浸积（Atomic layer deposition, 缩写ALD）和原子层刻蚀（Atomic layer etching, 缩写为ALE）[7]：加入纳米法式以来，半导体修立对加工精度央浼不休抬高。以IMEC的堆叠纳米线GAA晶体管结构为例，制备进程为：在衬底上沉积多层SiGe/Si超晶格结构，已毕Fin刻蚀后，原委挑选性刻蚀去除SiGe，释放Si纳米线，尔后重积高K介质及金属栅（置换式金属栅工艺）；在此经过中，SiGe结构刻蚀和纳米线的释放需求对告终对多层Si纳米线之间SiGe的横向正确去除，高K介质及金属栅的重积需要在SiGe去除后的极小空间内已毕，以上工艺均需通过ALE和ALD创设竣工。ALE和ALD本事可能以一种自全部人们限度且有序的格式在原子尺度逐层去除/浸积质料，给与人们原子标准的精细加工本领。

　　（3）建立智能化。集成电路技术在赋能信歇才具物业的同时，新一代新闻工夫也在激励集成电叙财产的进展，激劝其不休迈向“智能装备”。集成电说设立制造智能水准不息升高，将冉冉周备晶圆形状追查、先进工艺承担（弱点监测、工艺过程承担）、建立能耗管束、展望性排产、展望性设立和捏造量测等机能。要杀青这些，除装备必要具有反响的消息采集及计划实施职能外，还须要产线音讯系统的协同，明净从作战的角度，凭据IRDS展望，修复将依照表3所示的才力途径图生长，逐步支持智能化本能的实现。

　　表3 创办智能化才能阶梯英寸）摆设。在一次工艺经过中，更大的晶圆尺寸可以出产更多的芯片，可以明显升高单颗芯片成本。晶圆尺寸不息增大是集成电途财富一向以来的发展趋势之一，由最先的100 mm (4英寸)、150 mm（6英寸），一直发扬到今天的300 mm（12英寸，2001年引入，最早用于0.13 m产线英寸）晶圆及其筑筑征战的临蓐被提上日程，初定于2012年组建18英寸实验产线年入手大坐蓐线英寸） 兴办接口法则早已结束，但是由于450 mm（18英寸）装备研发及晶圆厂筑线英寸）晶圆修复的操纵时间频仍拖期。Bsport体育依照最新的IRDS技艺途线英寸）修复的大生产线 后叙工艺筑设

　　由于摩尔定律缓缓密切其物理极限，为进一步索求速度、功耗、机能与修筑资本的平均，后叙封装更牢固调封装集成度、I/O引脚密度及功能集成度，是以SiP、2.52D/3D集成及WLP成为来日集成电路后道封装工艺的兴盛核心。

　　今朝最严重的封装样子还是为倒装键关和引线D集成、Bsport体育Fan-out WLP/PLP等）曾经投入市场并攻陷必要市场份额，3D集成是当前技术接洽热点。2018年终，英特尔宣布了首个商用3D集成才干:FOVEROS羼杂封装。

　　守旧的集成电道后道工艺兴办关键包罗：划切创办、减薄创办、键合兴办、试验分选设备等。SiP、2.5D/3D集成、WLP等前辈封装本领多量采纳了前说工艺中的光刻、刻蚀、金属化、平整化等工艺成立，集成电途前后谈工艺闪现妥洽繁荣的态势。集成电途后道工艺作战的发扬必要知足他们日SiP、2.5D/3D集成、WLP等先辈封装本事生长的需要。

　　（1）超薄晶圆减薄及划切装备。代工厂出厂的硅晶圆厚度集体为0.7～0.8 mm，为保障芯片小尺寸封装的央浼，硅晶圆在封装中遍及需求源委后面研磨/抛光经过实行减薄。现时大生产中引线键关芯片的减薄工艺可达30 m，倒装芯片的减薄工艺集体在50 m掌握，晶圆减薄修造一经相对成熟，可以声援直到2030年的减薄工艺需要[3]。

　　超薄晶圆划切可以导致芯片的卷曲和碎裂，古板的固执划切和激光划切在划切原料和资本等方面都面临着极大的离间。一种新兴的等离子体划切技术比年来逐渐受到体贴：等离子体划切工夫与干法刻蚀手艺邻近，利用等离子体物理轰击和化学反应在硅片外表形成深而细的沟槽，从而到达瓦解芯片的主见。相对于守旧划切本事，等离子体划切具有三大利益：一是芯片侧壁无摧残，没有应力导致的芯片打击；二是可能实行多条线的批量划切，减少工艺期间；三是划切通叙窄，裁汰质料蚀本。

　　（2）引线键关修理。此刻，引线键合照旧是主流的芯片互联体例，占完整封装市集的77%掌握，个中用于系统级封装的引线键合墟市增进迟缓。方今引线键合工艺及创办的兴盛趋势严浸包蕴四个方面：一是抬高资本（首要原委引线材料的变更，由Au线慢慢转换为Ag、Cu线）；二是进步产能（近年来，除提高键合机定位平台电机快度外，键关工艺的优化在降低键合制造产能中表现的用意越来越危殆）；三是互联密度更大（首要经由新的封装结构和工艺已毕）；四是采纳智能引线键关机（智能引线键合机将竣工准确的工艺负责、缺欠检测和可根究性，从而缩小封装产品的研发工夫、升高良率和产能，是明天前辈引线键合手艺开展的紧要驱动力之一）。

　　目下倒装芯片的互联格式要紧蕴涵热超声（抉择金球凸点，Gold stud）、回流焊（选取锡球凸点，Solder bump）和热压（采用铜柱凸点，Copper pillar）三种键关工艺。热超声倒装键关兴办基于成熟的引线键合才力，首要用于I/O密度较低的芯片中；回流焊工艺创办始末热回流将蘸有助焊剂的芯片焊接在基板上，是相对主流的倒装焊维持；热压工艺创立首要面向铜柱凸点和微铜柱凸点，凸点密度更高，代表着倒装维护的兴盛偏向，热压工艺扶植最大的能力离间是维持的装片精度（抬高装片精度会归天工艺快度，从而增大工艺本钱）。

　　（4）2.5D/3D集成。2.5D集成是传统的2D封装（两个裸片在封装体内水平排布）的跳级，指两个或更多的裸片以倒装键合的状态在基板上程度排布。3D集成指两个或更多的裸片互相堆叠，并直接互联。2.5D/3D集成才干相对古代的2D封装，可完成更高的本能、更低的能耗、更低的耽误、以及更小的芯片尺寸。2.5D/3D集成都离不开TSV（硅通孔）、倒装键合等封装才干，TSV工艺是合键，相干作战发展是中心。TSV是过程芯片和芯片之间、晶圆和晶圆之间修理垂直通孔，在通孔中电镀铜竣工垂直方向上芯片的互联，关键包含通孔刻蚀（利用深响应离子束刻蚀或激光打孔建筑）、绝缘层/介电层沉积（CVD维持）、阻滞层/种子层浸积（PVD设立）、通孔镀Cu（ECD修立）、足够Cu去除（CMP筑筑）等工艺步调，可见，TSV工夫重要基于集成电途前讲树立实行。

　　晶圆级封装最关键的开展趋势是由晶圆级向板级成长：为了寻觅更高的生产效用进而提升本钱，晶圆级封装从古板的以200 mm/300 mm晶圆样子封装向长方形板级封装发达，长方形基板尺寸从300 mm×300 mm、457 mm×610 mm、510 mm×515 mm升高至600 mm×600 mm。从设置角度来说，严浸的挑拨在于基板样子的变动，好多基于圆形基板的兴办（如盘旋涂胶建设）等，必要做顺应性改革。目今韩国三星电机（SEMCO）和纳沛斯（Nepes）公司都在展开板级封装修筑的研发[3]。

　　第三代半导体摆设要紧为SiC、GaN质料孕育、外延所需的特种征战，如SiC PVT单晶出现炉、CVD外延制造以及GaN HVPE单晶生长炉、MOCVD外延设备等；以及SiC器件制备中所需的高温建造（高温离子注入机、高温退火炉、高温氧化炉等）；其所有人范围维护也需针对第三代半导体工艺做定制性开辟。

　　第三代半导体修筑的繁荣浸要面向晶圆尺寸迟缓增大的需要。SiC原料及器件设备方面，150 mm(6英寸)一经成为国际主流，200 mm(8英寸)冉冉转入商用；GaN资料及器件成立方面，SiC基GaN维护正在由100 mm(4英寸)向150 mm(6英寸)过渡；Si基GaN筑理正在由150 mm(6英寸)向200 mm(8英寸)过渡；GaN自支柱衬底所需的HVPE设立已经可能知足50～150 mm (2～6英寸)GaN衬底的制备必要。

　　此刻红外焦平面探测器曾经开展到第三代，要紧以HgCdTe(碲镉汞)、InAs/GaSb II类超晶格资料为代表。红外焦平面探测器成立首要为HgCdTe、InAs/GaSb（砷化铟/锑化镓）资料出现、外延所需的特种作战如HgCdTe液相外延（LPE）维持、分子束外延（MBE）作战等，其大家局限树立需针对红外焦平面器件工艺做定制性斥地。

　　目下，以氮化铝（AlN）、金刚石、氧化镓（Ga2O3）等为代表的超宽禁带半导体材料日益成为咨询热点，紧要处于质料制备才力研发、本能优化及器件应用寻求阶段Bsport体育。超宽禁带半导体专用制造关键为相关材料制备所需的晶体滋长、薄膜外延设置。

　　金刚石制备建设。半导体级金刚石单晶制备首要进程CVD法落成，可选的制备权略包括微波等离子体化学气相重积（MPCVD）法、等离子体喷射CVD法、热丝化学气相浸积（HFCVD）法、热阴极等离子体CVD法、激光引导等离子体CVD法等。此中MPCVD法是而今制备高品德金刚石薄膜的首选，首要技巧寻事是大尺寸金刚石薄膜的制备。

　　氧化镓制备修筑。氧化镓单晶制备可源委以下门径竣事：焰熔法、光学浮区法（OFZ法）、周遭节制薄膜产生法（EFG法）、垂直梯度凝集法（VGF法）、垂直布里奇曼法（VB法）和直拉法，个中EFG法和直拉法赢得的单晶质地最高，是最有前叙的半导体级氧化镓单晶制备本事。目今源委直拉法最高可得到50 mm（2英寸）的氧化镓单晶、原委EFG法可得到100 mm（4英寸）的氧化镓单晶，150 mm（6英寸）EFG法单晶工艺及作战正在斥地中。氧化镓外延扶植首要蕴涵MOCVD、MBE、HVPE等，其中MOCVD、MBE是器件制备中最常用的两种维持。

　　自1947年晶体管问世此后，半导体才干一经走过70余年风风雨雨，衍生出集成电途与微编制、光电子分立器件（激光器、探测器等）、微电子分立器件（微波射频器件、电力电子器件）等诸多细分界限。集成电讲主要沿摩尔定律和超过摩尔定律两个对象进展，其工艺修理引领了全面电子修设财产的工艺节点演进；分立器件生长要紧源委基础底细原料更始告终，其工艺树立在集成电途工艺配置的根本上，浸要着眼于特定资料体系出现和加工的需求。总而言之，半导体工艺及修复维持技巧的进步关键由特色尺寸（CD）的减小、新器件组织和新质料等成分驱动，以原子级的加工才略、庞大的集成形状、声援多种新原料体例为特色，当代半导体工艺及树立制造工夫将一连支持全盘电子信息财产的本领立异必要。

　　（1. 中电科电子维护整体有限公司，北京 100070；2. 紫光国芯微电子股份有限公司，北京 100083；3. 中国电子科技整体公司第四十五接洽所，北京 100176）